В.А. Авдеев, В.Ф. Гузик
Компьютеры: шины, контроллеры, периферийные устройства
Учебное пособие. Таганрог: ТРТУ, 2001. - 536 с.

3. Способы обмена данными

3.2. Контроллер программного обмена

Рассмотрим вопросы проектирования контроллера программного обмена, содержащего 8-битный регистр вывода (РВыв (W/R)), 8-битный регистр ввода (РВв (R)), триггер состояния (ТС (R)) и 2-битный регистр управления (РУ (W/R)). Обозначение (W/R) указывает на то, что соответствующий порт доступен со стороны процессора по записи (W) или чтению (R), а обозначение (R) – на то, что соответствующий порт доступен только по чтению. Режим чтения (R) для РВыв и РУ является неосновным и введен с целью контроля правильности вывода данных. На рис. 3.4 представлена схема соединения ПУ и контроллера (КОН) программного обмена.

Рис. 3.4. Схема соединения ПУ и КОН

Порты КОН подключаются к шинам данных (ШД), управления (ШУ) и адреса (ША) при помощи блока сопряжения (БС), интерфейсной логики. Регистр РВыв используется для приема начального значения ПУ. Регистр РУ содержит два триггера, один из которых формирует сигнал Пуск, поступающий в ПУ и инициирующий его работу, а другой формирует сигнал разрешения прерывания (РП). Триггер состояния (ТС) указывает процессору о том, что ПУ завершило работу и получен результат этой работы, записанный со стороны ПУ в регистр РВв. Процессор через прерывание или опрос флага готовности (значения ТС) определяет наличие результата в РВв и считывает его значение.

В качестве ПУ может быть использован специализированный вычислитель (аппаратурная подпрограмма), например, определяющий значение функции по начальному значению аргумента, хранящегося в РВыв, или многоканальный АЦП среднего быстродействия, для выбора одного из аналоговых каналов которого употребляется РВыв, а РВв применяется для хранения кода преобразованной аналоговой величины. На рис. 3.5 изображена структурная схема КОН.

Выберем из резерва 3E0h-3E7h адресного пространства ввода-вывода адреса 3Е0h-3E3h и присвоим их портам. При этом старшие биты адреса SA9-SA2 являются общими для всех портов (эти старшие биты адреса определяют выбор ПУ), а младшие биты адреса SA1 и SA0 представляются разными и предназначаются для выбора одного из четырех портов внутри КОН.

Рис. 3.5. Структурная схема КОН

В табл. 3.1 представлены порты КОН, их адреса и указан тип доступа.

Таблица 3.1

В структурной схеме дешифратор адреса (ДшА) предназначен для декодирования старшей (общей) части адреса SA9-SA2 с учетом сигнала AEN низкого уровня, разрешающего обычный ввод-вывод. На выходах ДшА формируется сигнал выбор ПУ (), указывающий на то, что ПУ опознало соответствующий адрес. Для построения принципиальной схемы ДшА необходимо написать двоичный эквивалент старшей части адреса и указать их соответствующие адресные линии (рис. 3.6).

Рис. 3.6. Двоичный эквивалент старшей части адреса

Работа дешифратора управляющих сигналов (ДшУС) описывается табл. 3.2.

Таблица 3.2

Примечание: Зп – запись, Чт – чтение.

Таким образом, ДшУС формирует сигнал при выполнении четырех условий: выбрано ПУ, имеются в наличии сигналы SA1, SA0 и  ().

Приемопередатчик (ПП) предназначен для согласования электрических характеристик шины SD7-SD0 и внутренней буферизированной шины BD7-BD0 КОН и управления направлением передачи данных. ПП передает данные из КОН на шину только в случае, если выбрано ПУ и выполняется режим чтения, а в остальных случаях ПП пропускает данные шины в КОН, но они могут быть записаны в порт КОН только при наличии соответствующего сигнала ДшУС. Если вход Т=1, то направление передачи данных с А на В.

Регистр РВыв предназначен для временного хранения данных (Д), передаваемых из процессора в ПУ. Для реализации контрольного чтения содержимого РВыв используется передатчик (Пер) с тремя состояниями. Данные (Д), полученные в ПУ, передаются в РВв и записываются в него сигналом строб (), который одновременно устанавливает триггер ТС, сообщающий процессору о том, что РВв полон. При чтении процессором содержимого РВв триггер ТС сбрасывается в исходное состояние.

Сигнал прерывания IRQ10 формируется КОН, если установлен соответствующий бит разрешения прерывания (РП) в регистре РУ и триггер TC (флаг готовности ПУ). Сигнал прерывания сообщает процессору, что РВв полон.

Принцип работы КОН заключается в следующем. Вначале процессор выполняет вывод байта данных в РВыв (3E0h) и осуществляет пуск ПУ (установку бита пуск РУ (3E2h)). Затем через прерывание (предварительно установлен бит РП в регистре РУ) или путем опроса флага готовности (единичное значение триггера ТС (3E3h)) процессор определяет, что РВв полон. После этого процессором выполняется чтение содержимого РВв (3E1h).

Схема ДшА может быть реализована на двух микросхемах 1533 СП1 (рис. 3.7) с учетом двоичного эквивалента старшей части адреса (см. рис. 3.6).

Рис. 3.7. Схема ДшА на двух 1533 СП1

На рис. 3.8 представлена схема ДшА на элементах ЛЕ1 и ЛА2 (а) или ЛА1 и ИД7 (б).

Рис. 3.8. Схема ДшА на элементах ЛЕ1 и ЛА2 (а) или ЛА1 и ИД7 (б)

Схема ДшУС, реализованная на микросхеме 1533 ИД4 в соответствии с табл. 3.2, изображена на рис. 3.9.

Рис. 3.9. Схема ДшУС

Похожие материалы:
Контроллер комбинированного типа
Контроллер НГМД - Авдеев В.А. и др., 2001
Контроллер PCI 9060
Контроль за выполнением коллективного договора, соглашения
Контроль за деятельностью авиационных предприятий и индивидуальных предпринимателей - Воздушный кодекс
Контроль за деятельностью регионального оператора