Элементная база ПИ - Авдеев В.А. и др., 2001

Как уже отмечалось, пространственные интерфейсы ввода-вывода могут быть реализованы на базе КУ различных типов.

В Таганрогском НИИ МВС, лаборатории БИС коммутаторов разработаны и освоены в серийном производстве микросхемы К1509 КП1 и К1029 КП2 (микросхемы матричных коммутаторов), предназначенные для построения однокаскадных (матричных) и многокаскадных КУ с централизованным доступом (режимом настройки на требуемые соединения). Кроме того, на промышленной технологической базе изготовлены экспериментальные образцы микросхем универсального матричного коммутатора (УМК) с встроенным контролем информации. Исходной (базовой) микросхемой является микросхема К1509 КП1, структурная схема которой представлена на рис. 13.5 и содержит буферы ввода и вывода (БВв и БВыв), триггеры (Т), ключи (К) и дешифраторы (Дш Ах и Дш Ау).

Рис. 13.5. Структурная схема микросхемы К1509 КП1

Микросхема К1509 КП1 - матричный коммутатор 16х16, содержащий 16 информационных входов

и 16 информационных выходов

. Для установления соединения информационного входа

с информационным выходом

необходимо подать 4-разрядный адрес

входа

и 4-разрядный адрес

выхода

. Кроме того, для выполнения этой операции следует на входах

(CS) и

(STB) установить соответствующие сигналы. Эти входы необходимы для построения матричных коммутационных полей большей емкости. Стробирующий сигнал

является, кроме того, сигналом записи “1” в соответствующий триггер матричного коммутатора (сигналом установления соединения). Таким образом, для установления соединения следует на соответствующих входах микросхемы установить требуемые коды

и сигналы

=1. Для сброса желаемого соединения входа

и выхода

устанавливается адрес

выхода

и сигналы

= 1 и

= 0 (состояние входов

является безразличным). Для выполнения сброса соединений всех выходов

требуется 16 тактов. Микросхема К1509 КП1 относится к классу КУ с разделенными полюсами (информационными входами и выходами), в каждом столбце триггеров которых, соответствующих j-му выходу, может храниться только одна единица (одно соединение).

Передача данных выполняется как в асинхронном (V=0), так и синхронном (V=1) режиме с использованием тактовых сигналов CLK. Перевод всех выходов микросхемы в высокоомное состояние осуществляется входным сигналом Q=0.

Функциональная классификация микросхем приведена в следующей табл. 13.1.

Уровни	Признаки	Микросхемы
Дисциплина обслуживания	матричная полнодоступная неординарная коммутация цифровых или аналоговых сигналов	КП1, КП2, УМК
режим установления (сброса) связи
доступ	централизованный, совмещенный с передачей данных	КП1, КП2, УМК
структура данных	списковая	- " -
способ согласования по времени	синхронный	- " -
способ передачи адресов	параллельно по словам и разрядам, последовательно по словам и параллельно по разрядам	- " -
режим хранения коммутационных данных
структура данных	матричная	КП1, КП2, УМК
иерархия памяти	запоминающая матрица (ЗМ), наличие дополнительной ЗМ	КП2, УМК
режим передачи данных
структура данных	определяется пользователем, например, формат последовательной кодовой посылки RS-232	КП1, КП2, УМК
способ согласования во времени	синхронный, асинхронный	- " -
способ передачи данных	симплексный, параллельный по словам и последовательный по разрядам	- " -

Параметрическая классификация микросхемы представлена в табл. 13.2.

Технологическая классификация микросхем показана в табл. 13.3.

13. Пространственные интерфейсы ввода-вывода

13.3. Элементная база ПИ